AMD EPYC Venice 9006: до 256 ядер на сокет

Головною відмінністю EPYC 9006 (Venice) є, насамперед, 256 ядер на сокет. Це втричі більше, ніж у попередньої моделі EPYC 9005. Серед інших особливостей — подвоєна пропускна здатність пам’яті та нова підсистема вводу-виводу PCIe 6.0. Крім того, величезну роль відіграє й оновлена мікроархітектура Zen 6.

Розгляд технічних характеристик нової серії

Компанія AMD вирішила розділити лінійку на кілька варіантів, орієнтованих на різні сценарії використання, виходячи з двох основних типів сокетів. Нова серія охоплює набагато ширший спектр завдань, і це величезний крок, який можна порівняти з переходом на архітектуру з окремим кристалом вводу-виводу.

Процесори EPYC 9006 базуються на архітектурах Zen 6c та Zen 6. Практично вони майже ідентичні й не потребують спеціальної програмної оптимізації для спільної роботи. Основна відмінність полягає в тому, що вони орієнтовані на різні цілі щодо продуктивності та сегменти ринку.

Ядра Zen 6 створені для досягнення вищої тактової частоти, тоді як Zen 6c займає меншу площу кристала та оптимізовано для високої щільності розміщення. Zen 6c не підтримує SD V-Cache, а його робочі частоти дещо нижчі.

AMD стверджує, що архітектура Zen 6 демонструє 20-відсоткове підвищення IPC порівняно з Zen 5. Таке підвищення вимірюється на корпоративних робочих навантаженнях. Натомість ще більш вражаючим є зростання IPC майже на 31% у задачах штучного інтелекту.

Такі значні покращення досягнуто завдяки змінам в архітектурі набору інструкцій. Наприклад, інструкції AVX для INT8, цілочисельних операцій FMA та перетворення форматів. До AVX-512 також додано нові інструкції для побітового множення матриць. Крім того, було додано три нові інструкції ядра, призначені для віртуалізації; найважливішою з них є FRED.  

Значний вплив на характеристики продуктивності також було досягнуто завдяки збільшенню кешу мікрооперацій. Загальна ємність кешу мікрооперацій збільшилася до 6 750 інструкцій, що майже на 13 % більше. При цьому пропускна здатність зросла з 12 до майже 18 операцій за такт.

Компанія AMD також збільшила обсяг кешу L3 у компактних чіплетах. Кожне ядро в CCD Zen 6c тепер має 4 МБ кешу L3. Щодо головної відмінності між CCD для Zen 6c та Zen 6, то перший варіант має максимальну частоту 4,1 ГГц, тоді як у Zen 6 частота CCD сягає 5,3 ГГц.

Конкретні оновлення також внесені в кристал вводу-виводу (IOD), який включає контролери PCIe, контролери пам’яті та модуль RoT. Новий підхід до виготовлення кристала тепер базується на 6-нм технологічному процесі TSMC. Головна зміна в блоці IOD полягає у використанні двох кристалів із підтримкою 8 каналів DDR5.  

З’єднання між кристалами IOD та CCD тепер здійснюється за допомогою крихітних кремнієвих містків, завдяки чому CCD можна розмістити безпосередньо поруч із IOD. Такий підхід допомагає мінімізувати енергоспоживання та зменшує затримку. Незважаючи на очевидні переваги, це може певним чином вплинути на вартість.

У платформі Venice SP7 використовуються як одно-, так і двосокетні конфігурації. Перехід до конфігурації з двома сокетами вимагає виділення певної кількості ліній PCIe з кожного процесора.

Через очевидний дефіцит на ринку пам’яті платформа Venice використовує спеціальні технології для мінімізації витрат, пов’язаних із використанням DRAM. Наприклад, підтримка стандарту CXL надає можливості для розширення пам’яті. Крім того, технології MEXT ефективно використовуються для розширення доступної пам’яті за допомогою програмних засобів.  

Сподіваємося, ця стаття виявилася для вас корисною — що ви про це думаєте? Поставте лайк і підпишіться на наш блог, щоб отримувати більше практичних порад та останні новини зі світу технологій від HostZealot.